Started on	Friday, 19 February 2021, 9:19 AM
State	Finished
Completed on	Friday, 19 February 2021, 9:59 AM
Time taken	39 mins 47 secs
Grade	**1.00** out of 10.00 (**10**%)

Question **1**

Complete

Mark 1.00 out of 10.00

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 20 ns și timpul de acces în cazul unui cache miss este T_{miss} = 90 ns. Politica de scriere în cache este **write-back cu write-allocate**. Se știe că inițial RAM[i] = i, oricare i în [0x00, 0xFF].

Cerințe:

- Ce adrese și ce valori se vor afla în cache la finalul secvenței de cod?
- Ce date se vor afla în RAM la final, la adresele folosite în cod?
- Cât timp va dura secvența de cod?

Rezolvați cerințele **în fiecare dintre situațiile următoare**:

A. Adresele sunt mapate direct.
B. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este LRU.
C. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO.

Note: Pentru rezolvarea acestei probleme vom presupune că instrucțiunile care nu accesează memoria (ldi, inc, dec, cpi, brne) sunt executate în timp 0. Pentru a facilita corectarea, vă rugăm să folosiți următoarea notație pentru indicarea răspunsurilor:

- Pentru adresele și valorile din cache: Cache[i] = Addr0 (Val0), ..., AddrN (ValN)
  - i este indexul liniei de cache
  - Addr0, ..., AddrN sunt adresele de memorie stocate în acea linie de cache
  - Val0, ..., ValN sunt datele de stocate în acea linie de cache
- Pentru datele din RAM: RAM[Addr] = Val
  - Addr este adresa din RAM
  - Val este valoarea de la acea adresă
- Pentru durata secvenței de cod: T = Xns
  - X este durata secvenței

```
 1. ldi R16, 2
 2. ldi R17, 17
 3. ldi R18, 18
 4. loop:
 5.    lds R12, 0x00
 6.    lds R19, 0x03
 7.    sts 0x02, R17
 8.    lds R20, 0x05
 9.    lds R13, 0x04
10.    sts 0x09, R17
11.    lds R14, 0x02
12.    inc R17
13.    dec R16
14.    cpi r16, 0
15.    brne loop
```

A.

Cache[i] = Addr0 (Val0), ..., AddrN (ValN)

RAM[Addr] = Val;

T = 580 ns

B.

Cache[i] = Addr0 (Val0), ..., AddrN (ValN)

RAM[Addr] = Val

T = Xns

C.

Cache[i] = Addr0 (Val0), ..., AddrN (ValN)

RAM[Addr] = Val

T = Xns

Comment:

◄ Examen - Partea I

Jump to...